持續累積的隨手筆記與小型探索。A running list of side notes and small explorations.書き留めたメモと小さな探究の記録です。随時更新しています。적어 둔 메모와 작은 탐구의 기록입니다. 수시로 갱신하고 있습니다.Apuntes sueltos y pequeñas indagaciones. Se actualiza de vez en cuando.Des notes prises au fil de l'eau et de petites explorations. Mis à jour de temps à autre.Notizen und kleine Erkundungen, die sich angesammelt haben. Wird gelegentlich ergänzt.Zapiski i drobne dociekania, które się uzbierały. Uzupełniane od czasu do czasu.
relay_feedback2_gui.py 移植為 JavaScript):拉動 kg 與 fclk 滾桿,即時看穩態波形、頻譜與 f0 ≈ √kg / (1024π)·fclk 的驗證。RTL 本身無量綱、逐樣本運算,時鐘只重新縮放時間與頻率軸。A bit-accurate in-browser simulation of the relay-feedback oscillator RTL used in the DSIL radar (ported from relay_feedback2_gui.py to JavaScript): drag the kg and fclk sliders to watch the steady-state waveform, the spectrum and the f0 ≈ √kg / (1024π)·fclk relation confirm itself. The RTL is dimensionless and per-sample, so the clock only rescales the time and frequency axes.DSIL レーダーで用いるリレー帰還発振器 RTL の、ビット精度のブラウザ内シミュレーション(relay_feedback2_gui.py を JavaScript に移植):kg と fclk のスライダーを動かすと、定常状態の波形、スペクトル、そして f0 ≈ √kg / (1024π)·fclk の関係が成り立つ様子をその場で確認できます。RTL は無次元かつサンプル単位で動作するため、クロックは時間軸と周波数軸を再スケールするだけです。DSIL 레이더에 사용하는 릴레이 피드백 발진기 RTL의 비트 정확 브라우저 내 시뮬레이션(relay_feedback2_gui.py를 JavaScript로 이식): kg와 fclk 슬라이더를 움직이면 정상 상태의 파형, 스펙트럼, 그리고 f0 ≈ √kg / (1024π)·fclk의 관계가 성립하는 모습을 그 자리에서 확인할 수 있습니다. RTL은 무차원이며 샘플 단위로 동작하므로, 클록은 시간축과 주파수축을 다시 스케일할 뿐입니다.Simulación con precisión de bit, en el navegador, del RTL del oscilador de realimentación por relé que se emplea en el radar DSIL (port de relay_feedback2_gui.py a JavaScript): moviendo los deslizadores de kg y fclk se observa al instante la forma de onda en régimen permanente, el espectro y cómo se cumple la relación f0 ≈ √kg / (1024π)·fclk. Como el RTL es adimensional y trabaja por muestras, el reloj se limita a reescalar los ejes de tiempo y de frecuencia.Simulation au bit près, directement dans le navigateur, du RTL de l'oscillateur à contre-réaction par relais utilisé dans le radar DSIL (portage de relay_feedback2_gui.py en JavaScript) : en déplaçant les curseurs kg et fclk, on observe en direct la forme d'onde en régime permanent, le spectre et la vérification de la relation f0 ≈ √kg / (1024π)·fclk. Le RTL étant sans dimension et cadencé à l'échantillon, l'horloge ne fait que remettre à l'échelle les axes du temps et des fréquences.Bitgenaue Simulation des RTL für den Relais-Rückkopplungsoszillator des DSIL-Radars, direkt im Browser (Portierung von relay_feedback2_gui.py nach JavaScript): Bewegt man die Schieberegler für kg und fclk, lassen sich Verlauf im eingeschwungenen Zustand, Spektrum und die Gültigkeit der Beziehung f0 ≈ √kg / (1024π)·fclk unmittelbar nachvollziehen. Da das RTL dimensionslos und abtastweise arbeitet, skaliert der Takt lediglich Zeit- und Frequenzachse neu.Wierna co do bitu symulacja — w oknie przeglądarki — kodu RTL oscylatora ze sprzężeniem przekaźnikowym stosowanego w radarze DSIL (przeniesienie relay_feedback2_gui.py na JavaScript): przesuwając suwaki kg i fclk, można od razu obserwować przebieg w stanie ustalonym, widmo oraz spełnianie zależności f0 ≈ √kg / (1024π)·fclk. Ponieważ kod RTL jest bezwymiarowy i pracuje w taktach próbek, zegar jedynie przeskalowuje oś czasu i oś częstotliwości.hilbert90_gui.py 的位元精確 JavaScript 移植版:以 relay_feedback2.v 震盪器(kg = 166)為輸入,經 L = 62 的二抽頭 Hilbert 對分成 I/Q,完全照 new40kHz4.v 的接法。震盪頻率以樣本數設定,因此隨 fclk 縮放,I 與 Q 的相位差則不受影響。A bit-accurate JavaScript port of hilbert90_gui.py: the relay_feedback2.v oscillator (kg = 166) feeds the L = 62 two-tap Hilbert pair that splits it into I and Q, wired exactly as in new40kHz4.v. The oscillation frequency is set in samples, so it scales with fclk — the I-vs-Q phase does not.hilbert90_gui.py をビット精度で JavaScript に移植したものです:relay_feedback2.v の発振器(kg = 166)を入力とし、L = 62 の 2 タップ・ヒルベルト対で I と Q に分離します。結線は new40kHz4.v とまったく同じです。発振周波数はサンプル数で指定するため fclk に応じて変化しますが、I と Q の位相差は影響を受けません。hilbert90_gui.py를 비트 정확하게 JavaScript로 이식한 것입니다: relay_feedback2.v의 발진기(kg = 166)를 입력으로 삼아, L = 62의 2탭 힐베르트 쌍으로 I와 Q를 분리합니다. 결선은 new40kHz4.v과 완전히 동일합니다. 발진 주파수는 샘플 수로 지정하므로 fclk에 따라 달라지지만, I와 Q의 위상차는 영향을 받지 않습니다.Port a JavaScript, con precisión de bit, de hilbert90_gui.py: toma como entrada el oscilador de relay_feedback2.v (kg = 166) y separa I y Q con un par de Hilbert de dos tomas con L = 62. El conexionado es idéntico al de new40kHz4.v. La frecuencia de oscilación se expresa en número de muestras, de modo que varía con fclk, pero el desfase entre I y Q no se ve afectado.Portage au bit près de hilbert90_gui.py en JavaScript : il prend en entrée l'oscillateur de relay_feedback2.v (kg = 166) et sépare I et Q au moyen d'une paire de Hilbert à deux prises avec L = 62. Le câblage est rigoureusement identique à celui de new40kHz4.v. La fréquence d'oscillation étant exprimée en nombre d'échantillons, elle varie avec fclk, mais le déphasage entre I et Q n'en est pas affecté.Bitgenaue Portierung von hilbert90_gui.py nach JavaScript: Sie nimmt den Oszillator aus relay_feedback2.v (kg = 166) als Eingang und trennt I und Q mit einem zweistufigen Hilbert-Paar mit L = 62. Die Verdrahtung ist mit der von new40kHz4.v identisch. Die Schwingfrequenz wird in Abtastwerten angegeben und ändert sich daher mit fclk; die Phasendifferenz zwischen I und Q bleibt davon jedoch unberührt.Wierne co do bitu przeniesienie hilbert90_gui.py na JavaScript: na wejście podawany jest oscylator z relay_feedback2.v (kg = 166), a rozdzielenie na I i Q realizuje dwuodczepowa para Hilberta przy L = 62. Połączenia są dokładnie takie same jak w new40kHz4.v. Częstotliwość drgań wyrażana jest w liczbie próbek, zmienia się więc wraz z fclk, lecz przesunięcie fazowe między I a Q pozostaje nienaruszone._1Mhz_beta010.v 的逐模組導讀:時鐘產生、繼電器回授震盪器、解調與抗飽和 PI 相位鎖定、hilbert_90 二抽頭 I/Q 對、定點數影像抑制與雜波消除、UART/PWM 輸出;每個模組附方塊圖、Q 格式定點約定、延遲預算與對應的 iverilog 測試平台。A module-by-module walkthrough of the DSIL radar FPGA core _1Mhz_beta010.v: clock generation, the relay-feedback oscillator, demodulation and the anti-windup PI phase lock, the hilbert_90 two-tap I/Q pair, fixed-point image rejection and clutter cancellation, and the UART/PWM outputs — each with a block diagram, the Q-format fixed-point convention, the latency budget and its matching iverilog testbench.DSIL レーダー FPGA コア _1Mhz_beta010.v のモジュール別解説:クロック生成、リレー帰還発振器、復調とアンチワインドアップ PI 位相同期、hilbert_90 による 2 タップ I/Q 対、固定小数点のイメージ除去とクラッタ除去、UART/PWM 出力。各モジュールにブロック図、Q フォーマットの固定小数点規約、遅延予算、対応する iverilog テストベンチを添えています。DSIL 레이더 FPGA 코어 _1Mhz_beta010.v의 모듈별 해설: 클록 생성, 릴레이 피드백 발진기, 복조와 안티와인드업 PI 위상 동기, hilbert_90에 의한 2탭 I/Q 쌍, 고정소수점 이미지 제거와 클러터 제거, UART/PWM 출력. 각 모듈에 블록도, Q 포맷 고정소수점 규약, 지연 예산, 대응하는 iverilog 테스트벤치를 함께 실었습니다.Descripción módulo a módulo del núcleo FPGA del radar DSIL _1Mhz_beta010.v: generación de reloj, oscilador de realimentación por relé, demodulación y enganche de fase PI con anti-windup, par I/Q de dos tomas mediante hilbert_90, supresión de imagen y de clutter en coma fija, y salidas UART/PWM. Cada módulo se acompaña de su diagrama de bloques, el convenio de coma fija en formato Q, el presupuesto de retardo y el banco de pruebas de iverilog correspondiente.Description module par module du cœur FPGA du radar DSIL _1Mhz_beta010.v : génération d'horloge, oscillateur à contre-réaction par relais, démodulation et verrouillage de phase PI anti-emballement, paire I/Q à deux prises par hilbert_90, réjection d'image et suppression de fouillis en virgule fixe, sorties UART/PWM. Chaque module est accompagné de son schéma-bloc, de la convention de virgule fixe au format Q, du budget de retard et du banc d'essai iverilog correspondant.Modulweise Erläuterung des FPGA-Kerns _1Mhz_beta010.v des DSIL-Radars: Takterzeugung, Relais-Rückkopplungsoszillator, Demodulation und PI-Phasenregelung mit Anti-Windup, zweistufiges I/Q-Paar über hilbert_90, Spiegelfrequenz- und Clutter-Unterdrückung in Festkomma-Arithmetik sowie UART-/PWM-Ausgabe. Zu jedem Modul gehören ein Blockschaltbild, die Festkomma-Konvention im Q-Format, das Verzögerungsbudget und die zugehörige iverilog-Testbench.Opis modułów rdzenia FPGA radaru DSIL _1Mhz_beta010.v: generowanie zegara, oscylator ze sprzężeniem przekaźnikowym, demodulacja i synchronizacja fazy regulatorem PI z zabezpieczeniem antynasyceniowym, dwuodczepowa para I/Q realizowana przez hilbert_90, stałoprzecinkowe tłumienie lustra i usuwanie echa biernego oraz wyjścia UART/PWM. Do każdego modułu dołączono schemat blokowy, konwencję stałoprzecinkową w formacie Q, budżet opóźnień i odpowiadającą mu ławę testową iverilog.new40kHz4.v 的 commit c8ae7ad 改成把 I 乘上 1/1.03(定點 63627/65536),取代把 Q 乘上 1.03:鏡像抑制只取決於增益比值,比值仍是 1.03(誤差 3 ppm),平衡不變;而小於 1 的增益永遠不會讓 14 位元取樣超出 ±8191 而翻轉正負號,×1.03 則會把滿刻度推到 ±8437。附改動前後程式碼、數值表與副作用(−0.26 dB、−½ LSB 截位偏移、延遲不變)。中英雙語。Why commit c8ae7ad of new40kHz4.v balances the Rx channels by multiplying I by 1/1.03 (fixed-point 63627/65536) instead of multiplying Q by 1.03: image rejection depends only on the gain ratio, which stays 1.03 to within 3 ppm, so the balance is unchanged; and a gain below 1 can never push a 14-bit sample past ±8191 and flip its sign, while ×1.03 takes full scale to ±8437. With the before/after code, the numbers, and the side effects (−0.26 dB, a −½ LSB truncation offset, unchanged latency). Bilingual.new40kHz4.v の commit c8ae7ad が、Q に 1.03 を掛ける代わりに I に 1/1.03(固定小数点 63627/65536)を掛けて受信チャネルを揃えた理由:イメージ除去は利得比だけで決まり、その比は 3 ppm 以内で 1.03 のままなのでバランスは変わらない。一方、1 未満の利得は 14 ビットのサンプルを ±8191 の外へ押し出して符号を反転させることがなく、×1.03 ではフルスケールが ±8437 になる。変更前後のコード、数値表、副作用(−0.26 dB、−½ LSB の切り捨てオフセット、遅延は不変)を収録。中英二言語。new40kHz4.v의 commit c8ae7ad가 Q에 1.03을 곱하는 대신 I에 1/1.03(고정소수점 63627/65536)을 곱해 수신 채널을 맞춘 이유: 이미지 제거는 이득 비율로만 정해지며 그 비율은 3 ppm 이내로 1.03을 유지하므로 균형은 그대로다. 반면 1보다 작은 이득은 14비트 샘플을 ±8191 밖으로 밀어내 부호를 뒤집는 일이 없지만, ×1.03은 풀스케일을 ±8437로 만든다. 변경 전후 코드, 수치 표, 부작용(−0.26 dB, −½ LSB 절사 오프셋, 지연 불변)을 담았다. 중·영 2개 언어.Por qué el commit c8ae7ad de new40kHz4.v equilibra los canales de recepción multiplicando I por 1/1,03 (coma fija 63627/65536) en lugar de multiplicar Q por 1,03: la supresión de imagen solo depende del cociente de ganancias, que sigue siendo 1,03 con un error de 3 ppm, así que el equilibrio no cambia; y una ganancia menor que 1 nunca puede sacar una muestra de 14 bits de ±8191 e invertir su signo, mientras que ×1,03 lleva el fondo de escala a ±8437. Incluye el código antes y después, las cifras y los efectos secundarios (−0,26 dB, desplazamiento de −½ LSB por truncamiento, latencia sin cambios). Bilingüe chino-inglés.Pourquoi le commit c8ae7ad de new40kHz4.v équilibre les voies de réception en multipliant I par 1/1,03 (virgule fixe 63627/65536) au lieu de multiplier Q par 1,03 : la réjection d'image ne dépend que du rapport des gains, qui reste 1,03 à 3 ppm près, donc l'équilibre est inchangé ; et un gain inférieur à 1 ne peut jamais pousser un échantillon de 14 bits au-delà de ±8191 et en inverser le signe, alors que ×1,03 porte la pleine échelle à ±8437. Avec le code avant/après, les valeurs numériques et les effets secondaires (−0,26 dB, décalage de −½ LSB dû à la troncature, latence inchangée). Bilingue chinois-anglais.Warum Commit c8ae7ad von new40kHz4.v die Empfangskanäle abgleicht, indem I mit 1/1,03 (Festkomma 63627/65536) statt Q mit 1,03 multipliziert wird: Die Spiegelfrequenzunterdrückung hängt nur vom Verstärkungsverhältnis ab, das bis auf 3 ppm bei 1,03 bleibt, der Abgleich ist also unverändert; und eine Verstärkung unter 1 kann einen 14-Bit-Abtastwert nie über ±8191 hinausschieben und sein Vorzeichen kippen, während ×1,03 den Vollausschlag auf ±8437 bringt. Mit dem Code vorher und nachher, den Zahlen und den Nebenwirkungen (−0,26 dB, −½ LSB Abschneide-Offset, unveränderte Latenz). Zweisprachig Chinesisch-Englisch.Dlaczego commit c8ae7ad pliku new40kHz4.v równoważy kanały odbiorcze, mnożąc I przez 1/1,03 (stałoprzecinkowo 63627/65536) zamiast mnożyć Q przez 1,03: tłumienie lustra zależy wyłącznie od stosunku wzmocnień, który z dokładnością do 3 ppm pozostaje równy 1,03, więc równowaga się nie zmienia; a wzmocnienie mniejsze od 1 nigdy nie wypchnie 14-bitowej próbki poza ±8191 i nie odwróci jej znaku, podczas gdy ×1,03 podnosi pełny zakres do ±8437. Zawiera kod przed zmianą i po niej, wartości liczbowe oraz skutki uboczne (−0,26 dB, przesunięcie −½ LSB z obcięcia, niezmienione opóźnienie). Wydanie dwujęzyczne chińsko-angielskie.usblib、HID 鍵盤滑鼠、Audio、Bulk 類與緩衝機制、CDC 轉 UART、Mass Storage、Composite 複合裝置、主機端開發、OTG、工程實例與 BootLoader,以及常見問題與除錯。附錄收錄設備類代碼表、快速查閱卡、三語術語對照表與常犯錯誤速查。每章標註原書頁碼,另有 16 組可就地展開解答的練習與 16 張內嵌 SVG 圖。中/英/日三語。A chapter-by-chapter companion to the 415-page book: USB fundamentals and signalling, descriptors and the enumeration flow, the Stellaris USB controller, registers and bring-up, the peripheral driver library and usblib, HID keyboard and mouse, Audio, the Bulk class and its buffer mechanism, CDC USB-to-UART, Mass Storage, composite devices, host-side development, OTG, engineering cases and the BootLoader, and FAQ-style debugging. The appendices carry the device class codes, a quick-reference card, a trilingual glossary and a pitfall checklist. Every chapter cites the page range it covers; sixteen practice sets expand their answers in place and sixteen SVG figures are drawn inline. In Chinese, English and Japanese.415 ページの原書に章ごとに対応する学習ガイド:USB の基礎と信号、ディスクリプタと列挙の流れ、Stellaris USB コントローラ、レジスタと初期化、低レベルドライバライブラリと usblib、HID キーボードとマウス、Audio、Bulk クラスとバッファ機構、CDC による USB-UART 変換、マスストレージ、コンポジットデバイス、ホスト側の開発、OTG、実例と BootLoader、そして FAQ 形式のデバッグ。付録にはデバイスクラスコード表、クイックリファレンス、三言語用語集、落とし穴チェックリストを収めた。各章に原書のページを明記し、解答がその場で開く演習 16 題と手描きの SVG 図 16 点つき。日本語・中国語・英語の 3 言語。415쪽 원서를 장별로 따라가는 학습 가이드: USB 기초와 신호, 디스크립터와 열거 과정, Stellaris USB 컨트롤러, 레지스터와 초기화, 저수준 드라이버 라이브러리와 usblib, HID 키보드·마우스, Audio, Bulk 클래스와 버퍼 기구, CDC USB-UART 변환, 매스 스토리지, 컴포지트 장치, 호스트 측 개발, OTG, 실제 사례와 BootLoader, 그리고 FAQ 형식의 디버깅. 부록에는 장치 클래스 코드표, 빠른 참조 카드, 3개 언어 용어집, 자주 저지르는 실수 점검표가 들어 있다. 각 장마다 원서 쪽수를 밝히고, 해답이 펼쳐지는 연습 16개와 손으로 그린 SVG 그림 16점을 담았다. 중국어·영어·일본어 3개 언어.Guía que acompaña capítulo a capítulo al libro de 415 páginas: fundamentos y señalización USB, descriptores y el proceso de enumeración, el controlador USB de Stellaris, registros y puesta en marcha, la biblioteca de controladores de bajo nivel y usblib, HID de teclado y ratón, Audio, la clase Bulk y su mecanismo de búferes, CDC de USB a UART, almacenamiento masivo, dispositivos compuestos, desarrollo del lado anfitrión, OTG, casos de ingeniería y el BootLoader, y la depuración en forma de preguntas frecuentes. Los apéndices traen los códigos de clase de dispositivo, una tarjeta de consulta rápida, un glosario trilingüe y una lista de errores habituales. Cada capítulo cita las páginas del original; dieciséis series de ejercicios despliegan su solución y dieciséis figuras SVG están dibujadas en línea. En chino, inglés y japonés.Guide qui suit chapitre par chapitre l'ouvrage de 415 pages : principes et signalisation USB, descripteurs et déroulement de l'énumération, le contrôleur USB Stellaris, registres et mise en route, la bibliothèque de pilotes bas niveau et usblib, HID clavier et souris, Audio, la classe Bulk et son mécanisme de tampons, CDC USB-UART, stockage de masse, périphériques composites, développement côté hôte, OTG, cas d'ingénierie et BootLoader, et le débogage sous forme de questions fréquentes. Les annexes donnent les codes de classe, une fiche de consultation rapide, un glossaire trilingue et une liste des pièges courants. Chaque chapitre renvoie aux pages de l'original ; seize séries d'exercices déplient leur corrigé et seize figures SVG sont dessinées en ligne. En chinois, anglais et japonais.Ein Begleiter, der dem 415-seitigen Buch Kapitel für Kapitel folgt: USB-Grundlagen und Signalisierung, Deskriptoren und der Ablauf der Enumeration, der Stellaris-USB-Controller, Register und Inbetriebnahme, die Low-Level-Treiberbibliothek und usblib, HID für Tastatur und Maus, Audio, die Bulk-Klasse und ihr Puffermechanismus, CDC als USB-UART-Brücke, Massenspeicher, Verbundgeräte, Entwicklung auf der Host-Seite, OTG, Praxisbeispiele und der BootLoader sowie Fehlersuche im FAQ-Stil. Die Anhänge enthalten die Geräteklassen-Codes, eine Kurzreferenz, ein dreisprachiges Glossar und eine Liste häufiger Fehler. Jedes Kapitel nennt die Seiten des Originals; sechzehn Übungsblöcke klappen ihre Lösung auf, sechzehn SVG-Abbildungen sind direkt eingebettet. Auf Chinesisch, Englisch und Japanisch.Przewodnik idący rozdział po rozdziale za 415-stronicową książką: podstawy i sygnalizacja USB, deskryptory i przebieg enumeracji, kontroler USB Stellaris, rejestry i uruchomienie układu, niskopoziomowa biblioteka sterowników oraz usblib, HID klawiatury i myszy, Audio, klasa Bulk i jej mechanizm buforów, CDC jako most USB-UART, pamięć masowa, urządzenia złożone, programowanie po stronie hosta, OTG, przykłady inżynierskie i BootLoader oraz diagnostyka w formie pytań i odpowiedzi. Dodatki zawierają kody klas urządzeń, kartę szybkiego wglądu, trójjęzyczny słowniczek i listę typowych pomyłek. Każdy rozdział podaje strony oryginału; szesnaście zestawów zadań rozwija rozwiązanie w miejscu, a szesnaście rysunków SVG narysowano bezpośrednio w stronie. Po chińsku, angielsku i japońsku.initial 與 always、阻擋/非阻擋式賦值與合併範例波形、程序式連續賦值(assign/deassign、force/release)、#/@/wait/具名事件等時序控制、賦值內延遲與五種延遲寫法比較、模擬排程與 $display/$monitor、case/casex/casez 與迴圈、4 位元進位前瞻加法器,以及 fork...join 與競爭條件。7 道可展開解答的練習與 3 張手繪時序圖。Index of the EE5733 lecture study guides. Now available: Lecture 3, Syntax of Verilog Model (UDPs, gate / net / module-path delay, `timescale, system tasks), and Lecture 4 (Part 1), Behavioral Descriptions: initial and always, blocking versus non-blocking assignment with the merged-example waveform, procedural continuous assignment (assign/deassign, force/release), the #, @, wait and named-event timing controls, intra-assignment delay and five delay styles compared, simulation scheduling and $display versus $monitor, case/casex/casez and loops, a 4-bit carry look-ahead adder, and fork...join with race conditions. Seven exercises whose solutions expand in place and three hand-drawn timing diagrams.EE5733 各講の学習ガイド一覧。現在は第 4 講(前半)動作記述を収録:initial と always、ブロッキング/ノンブロッキング代入とまとめ例の波形、手続き型連続代入(assign/deassign、force/release)、#・@・wait・名前付きイベントによるタイミング制御、代入内遅延と 5 種類の遅延記述の比較、シミュレーションのスケジューリングと $display/$monitor、case/casex/casez とループ、4 ビット桁上げ先見加算器、そして fork...join と競合状態。解答が開く演習 7 題と手描きのタイミング図 3 点。EE5733 강의별 학습 가이드 목록. 현재 제4강(전반) 동작 기술 수록: initial과 always, 블로킹·논블로킹 대입과 종합 예제 파형, 절차적 연속 대입(assign/deassign, force/release), #·@·wait·명명된 이벤트 타이밍 제어, 대입 내 지연과 다섯 가지 지연 기술 비교, 시뮬레이션 스케줄링과 $display·$monitor, case/casex/casez와 루프, 4비트 캐리 룩어헤드 가산기, 그리고 fork...join과 경쟁 상태. 해답이 펼쳐지는 연습 7개와 손으로 그린 타이밍도 3점.Índice de las guías de estudio de EE5733. Disponible ya la clase 4 (parte 1), descripciones de comportamiento: initial y always, asignación bloqueante frente a no bloqueante con la forma de onda del ejemplo combinado, asignación continua procedural (assign/deassign, force/release), los controles de tiempo #, @, wait y eventos con nombre, retardo intra-asignación y cinco estilos de retardo comparados, planificación de la simulación y $display frente a $monitor, case/casex/casez y bucles, un sumador de acarreo anticipado de 4 bits y fork...join con condiciones de carrera. Siete ejercicios con solución desplegable y tres cronogramas dibujados a mano.Index des guides d'étude d'EE5733. Déjà disponible, le cours 4 (partie 1), descriptions comportementales : initial et always, affectation bloquante ou non bloquante avec le chronogramme de l'exemple fusionné, affectation continue procédurale (assign/deassign, force/release), les contrôles temporels #, @, wait et événements nommés, retard intra-affectation et cinq styles de retard comparés, ordonnancement de la simulation et $display face à $monitor, case/casex/casez et boucles, un additionneur à retenue anticipée de 4 bits, et fork...join avec les situations de concurrence. Sept exercices dont la solution se déplie et trois chronogrammes dessinés à la main.Verzeichnis der Lernleitfäden zu EE5733. Bereits verfügbar ist Vorlesung 4 (Teil 1), Verhaltensbeschreibung: initial und always, blockierende und nichtblockierende Zuweisung mit dem Signalverlauf des Sammelbeispiels, prozedurale kontinuierliche Zuweisung (assign/deassign, force/release), die Zeitsteuerungen #, @, wait und benannte Ereignisse, Verzögerung innerhalb der Zuweisung und fünf Verzögerungsstile im Vergleich, Simulationsablauf sowie $display gegenüber $monitor, case/casex/casez und Schleifen, ein 4-Bit-Carry-Lookahead-Addierer sowie fork...join und Wettlaufsituationen. Sieben Übungen mit aufklappbarer Lösung und drei handgezeichnete Zeitdiagramme.Spis przewodników do wykładów EE5733. Dostępny jest już wykład 4 (część 1), opis behawioralny: initial i always, przypisanie blokujące i nieblokujące wraz z przebiegiem przykładu zbiorczego, proceduralne przypisanie ciągłe (assign/deassign, force/release), sterowanie czasem #, @, wait i nazwane zdarzenia, opóźnienie wewnątrz przypisania i porównanie pięciu sposobów zapisu opóźnień, kolejność symulacji oraz $display a $monitor, case/casex/casez i pętle, 4-bitowy sumator z przeniesieniem przyspieszonym oraz fork...join i wyścigi. Siedem zadań z rozwijanym rozwiązaniem i trzy odręcznie rysowane wykresy czasowe.